Rincian Blog

Pertanyaan ini terdengar sederhana: berapa banyak chip 2 nm yang dapat dibuat dari satu wafer silikon 300 mm?
Pada kenyataannya, jawabannya mengungkapkan lebih banyak tentang manufaktur semikonduktor modern daripada satu angka. Ini melibatkan geometri, statistik hasil, trade-off desain, dan batas fisik dari proses canggih.

Artikel ini menyajikan perhitungan yang realistis dan berorientasi teknik, memisahkan maksimum teoretis dari apa yang sebenarnya keluar dari pabrik semikonduktor.

1. Apa Sebenarnya yang Dimaksud dengan “2 nm”?

Terlepas dari namanya, node teknologi 2 nm tidak mewakili dimensi fisik literal. Node modern adalah konvensi branding yang mencerminkan peningkatan kepadatan transistor, kinerja, dan efisiensi daya daripada panjang gerbang sebenarnya.

Proses kelas 2 nm yang khas mencakup transistor gate-all-around atau nanosheet, panjang gerbang efektif dalam orde puluhan nanometer, dan penggunaan ekstensif litografi ultraviolet ekstrem. Akibatnya, luas die—bukan label node—adalah faktor utama yang menentukan berapa banyak chip yang muat pada wafer.

2. Area yang Dapat Digunakan dari Wafer 300 mm

Wafer 300 mm standar memiliki radius 150 mm, memberikan total luas geometris sekitar 70.685 mm². Namun, tidak semua area ini dapat digunakan.

Pengecualian tepi, garis scribe, dan wilayah kontrol proses mengurangi area efektif. Dalam lingkungan manufaktur nyata, sekitar 94 hingga 96 persen dari wafer dapat digunakan, menyisakan sekitar 66.000 hingga 68.000 mm² yang tersedia untuk die.

3. Ukuran Die: Variabel Kunci

Pada node 2 nm, ukuran die sangat bervariasi tergantung pada aplikasinya.

Prosesor seluler berkinerja tinggi biasanya menempati sekitar 80 hingga 120 mm². Chiplet logika jauh lebih kecil, seringkali dalam rentang 25 hingga 40 mm². Akselerator AI besar, sebaliknya, dapat melebihi 300 mm² dan terkadang mendekati 500 mm² atau lebih.

Perbedaan ini mendominasi hasil jumlah chip.

4. Skenario A: SoC Kelas Seluler 2 nm

Pertimbangkan system-on-chip seluler dengan luas die sekitar 100 mm².

Membagi area wafer yang dapat digunakan dengan ukuran die menghasilkan sekitar 680 die. Setelah memperhitungkan geometri wafer dan kerugian tepi, jumlah die kotor biasanya turun menjadi sekitar 600–630.

Hasil kemudian menjadi faktor penentu. Untuk SoC node canggih yang besar, hasil yang realistis seringkali berkisar antara 70 hingga 80 persen setelah proses matang.

Ini menghasilkan sekitar 420 hingga 500 chip yang berfungsi penuh per wafer.

5. Skenario B: Desain Berbasis Chiplet

Arsitektur chiplet secara dramatis meningkatkan efisiensi wafer.

Untuk chiplet logika 30 mm², wafer yang sama secara teoretis dapat menampung lebih dari 2.200 die. Setelah kerugian geometri, sekitar 2.000 hingga 2.100 die kotor tetap ada.

Karena die yang lebih kecil kurang sensitif terhadap cacat, hasil umumnya mencapai 90 hingga 95 persen.

Ini menghasilkan sekitar 1.800 hingga 2.000 chiplet yang bagus per wafer, menjelaskan mengapa strategi berbasis chiplet menjadi dominan pada node canggih.

6. Skenario C: Die Komputasi AI Besar

Prosesor AI besar mendorong ekonomi wafer hingga batasnya.

Dengan ukuran die 500 mm², wafer hanya dapat memuat sekitar 110 hingga 120 die kotor setelah kerugian tepi. Hasil awal untuk die besar seperti itu pada 2 nm dapat turun antara 40 dan 60 persen.

Akibatnya, hanya sekitar 45 hingga 70 chip yang dapat digunakan yang dapat diperoleh dari satu wafer, berkontribusi langsung pada tingginya biaya perangkat keras AI canggih.

7. Peran Kepadatan Cacat

Hasil terkait erat dengan kepadatan cacat. Model hasil yang disederhanakan menunjukkan bahwa hasil menurun secara eksponensial dengan meningkatnya area die.

Bahkan kepadatan cacat yang sangat rendah dapat secara signifikan memengaruhi die yang besar. Pada node canggih, hasil seringkali lebih besar daripada biaya wafer sebagai faktor dominan dalam menentukan harga akhir chip.

8. Mengapa Jumlah Chip Maksimum Menyesatkan

Perhitungan geometris murni mengabaikan banyak faktor dunia nyata, termasuk garis scribe, struktur pengujian, sirkuit redundansi, dan binning kinerja.

Chip dari wafer yang sama dapat berbeda dalam kecepatan, konsumsi daya, dan toleransi tegangan. Hanya sebagian dari mereka yang memenuhi syarat untuk produk tingkat atas.

9. Hasil Realistis Sekilas

Untuk wafer 300 mm pada node 2 nm, hasil yang realistis adalah:

• 45 hingga 70 die yang bagus untuk prosesor AI besar

• 420 hingga 500 die yang bagus untuk SoC seluler

• 1.800 hingga 2.000 chiplet logika yang bagus

Angka-angka ini mencerminkan realitas manufaktur daripada batas teoretis.

10. Melihat Lebih Jauh dari Angka

Pada node 2 nm, kemajuan tidak lagi didorong hanya oleh fitur yang menyusut. Itu tergantung pada kualitas bahan, kerataan wafer, kontrol cacat, dan strategi pengemasan canggih.

Pertanyaan yang lebih berarti tidak lagi berapa banyak chip yang muat pada wafer, tetapi berapa banyak chip berkinerja tinggi, andal, dan layak secara ekonomi yang dapat bertahan dari seluruh proses manufaktur—dari pertumbuhan kristal hingga pengemasan akhir.